職位：集成電路設(shè)計(jì)工程師

職位類別：電子/電氣/半導(dǎo)體/儀器儀表

工作地點(diǎn)：北京、天津  

工作經(jīng)驗(yàn)：3-5年

最低學(xué)歷：碩士

工作性質(zhì)：全職

招聘人數(shù)：10人

工作描述：

1．按照產(chǎn)品設(shè)計(jì)任務(wù)書的要求提出產(chǎn)品設(shè)計(jì)計(jì)劃.

2．按照設(shè)計(jì)流程的要求，開展設(shè)計(jì)工作。

3．按照設(shè)計(jì)分工的不同，可能專業(yè)從事系統(tǒng)設(shè)計(jì)、電路仿真、版圖設(shè)計(jì)及布局布線、以及后期驗(yàn)證工作

4．測試向量的生成。

任職要求：

1．熟悉數(shù)字電路設(shè)計(jì)基本流程。碩士及以上學(xué)歷。

2．熟悉基本模擬電路結(jié)構(gòu)及原理。熟練掌握Spice工具。

3．熟練掌握verilog語言，側(cè)重于門級仿真。具有仿真環(huán)境的建立能力，有較強(qiáng)的偵錯能力和排除錯誤能力。

4．利用基本模擬電路搭建具有一定功能的模塊，用于信號生成和檢測。

5．熟悉測試原理，可以建立測試環(huán)境。

6．優(yōu)先考慮具有一些標(biāo)準(zhǔn)協(xié)議知識、熟練掌握布局布線工具及操作的人員。

工作地點(diǎn)和條件：北京朝陽區(qū)或天津經(jīng)濟(jì)開發(fā)區(qū)（塘沽）

簡歷郵箱: hr@sungine.com.cn